<listing id="dgcc5"></listing>
<address id="dgcc5"><progress id="dgcc5"><font id="dgcc5"></font></progress></address>
<video id="dgcc5"><big id="dgcc5"><nobr id="dgcc5"></nobr></big></video>
<address id="dgcc5"></address>
<th id="dgcc5"><big id="dgcc5"><listing id="dgcc5"></listing></big></th>
<thead id="dgcc5"><meter id="dgcc5"></meter></thead>

<th id="dgcc5"><address id="dgcc5"></address></th>

<track id="dgcc5"><progress id="dgcc5"><listing id="dgcc5"></listing></progress></track>

<nobr id="dgcc5"><menuitem id="dgcc5"><var id="dgcc5"></var></menuitem></nobr>
<address id="dgcc5"><progress id="dgcc5"></progress></address>
      
      

        <th id="dgcc5"><meter id="dgcc5"><dfn id="dgcc5"></dfn></meter></th>

        <thead id="dgcc5"></thead>

        <track id="dgcc5"><address id="dgcc5"></address></track><address id="dgcc5"><meter id="dgcc5"></meter></address>
        <address id="dgcc5"><progress id="dgcc5"></progress></address>

            <sub id="dgcc5"></sub>

            <th id="dgcc5"></th>

            <sub id="dgcc5"><meter id="dgcc5"><cite id="dgcc5"></cite></meter></sub>

                <address id="dgcc5"><progress id="dgcc5"></progress></address>

                  <sub id="dgcc5"><progress id="dgcc5"></progress></sub>

                    <th id="dgcc5"><progress id="dgcc5"><listing id="dgcc5"></listing></progress></th>
                      <th id="dgcc5"><address id="dgcc5"><dfn id="dgcc5"></dfn></address></th>

                        <output id="dgcc5"><ins id="dgcc5"></ins></output>
                        <dl id="dgcc5"></dl>

                        1. <output id="dgcc5"><font id="dgcc5"><thead id="dgcc5"></thead></font></output>
                          1. <dl id="dgcc5"><ins id="dgcc5"></ins></dl>
                            <output id="dgcc5"></output>

                            新闻中心

                            EEPW首页 > 嵌入式系统 > 设计应用 > 一种多体制通信时间同步算法及其FPGA实现

                            一种多体制通信时间同步算法及其FPGA实现

                            —— Timing Synchronization Algorithm for Multimode Communication and Implementation in FPGA
                            作者:王宽 粟欣 曾捷 刘莉莉 清华大学无线与移动通信技术研究中心(?#26412;?100084)时间:2011-02-18来源:电?#30828;?#21697;世界收藏
                                    适用的时间同步算法

                              为了解决传统时间同步算法不适用于多种无线通信体制且不适于硬件实现等问题,本文提出了一种改进的时间同步算法,如图1所示。在改进的时间同步算法中,本地同步序列分成和两段,从而使和位同步都可以利用接收序列与本地同步序列的相关性实现。因此,只需要改变本地同步序列,改进后的时间同步算法就可以适用于不同的通信体制。

                            本文引用地址:http://www.uavs.tw/article/116957.htm

                              在本地同步序列及其划分方式确定后,时间同步算法的工作原理如下:首先,系统利用本地同步序列1完成的初?#25216;?#27979;。当检测结果认为接收到数据帧时,启动确认和位同步等模块,利用本地同步序列2完成帧同步确认和位同步调整。其中,帧同步检测使用改进的分段相关法,可以有效提高帧检测算法对载波频偏的容忍度,降低帧同步的漏同步概率,并使算法便于硬件实现。帧同步确认和位同步在帧同步检测成功后启动,通过本地同步序列2与接收序列的相关结果来确?#29616;?#21516;步检测结果是否正确,从而减少假同步概率,并同时利用接收序列与本地同步序列2之间的相关性完成位同步处理,大大加快了位同步的收敛速度。


                            上一页 1 2 3 下一页

                            评论


                            相关推荐

                            技术专区

                            关闭
                            青海11选5开奖结果