<listing id="dgcc5"></listing>
<address id="dgcc5"><progress id="dgcc5"><font id="dgcc5"></font></progress></address>
<video id="dgcc5"><big id="dgcc5"><nobr id="dgcc5"></nobr></big></video>
<address id="dgcc5"></address>
<th id="dgcc5"><big id="dgcc5"><listing id="dgcc5"></listing></big></th>
<thead id="dgcc5"><meter id="dgcc5"></meter></thead>

<th id="dgcc5"><address id="dgcc5"></address></th>

<track id="dgcc5"><progress id="dgcc5"><listing id="dgcc5"></listing></progress></track>

<nobr id="dgcc5"><menuitem id="dgcc5"><var id="dgcc5"></var></menuitem></nobr>
<address id="dgcc5"><progress id="dgcc5"></progress></address>
      
      

        <th id="dgcc5"><meter id="dgcc5"><dfn id="dgcc5"></dfn></meter></th>

        <thead id="dgcc5"></thead>

        <track id="dgcc5"><address id="dgcc5"></address></track><address id="dgcc5"><meter id="dgcc5"></meter></address>
        <address id="dgcc5"><progress id="dgcc5"></progress></address>

            <sub id="dgcc5"></sub>

            <th id="dgcc5"></th>

            <sub id="dgcc5"><meter id="dgcc5"><cite id="dgcc5"></cite></meter></sub>

                <address id="dgcc5"><progress id="dgcc5"></progress></address>

                  <sub id="dgcc5"><progress id="dgcc5"></progress></sub>

                    <th id="dgcc5"><progress id="dgcc5"><listing id="dgcc5"></listing></progress></th>
                      <th id="dgcc5"><address id="dgcc5"><dfn id="dgcc5"></dfn></address></th>

                        <output id="dgcc5"><ins id="dgcc5"></ins></output>
                        <dl id="dgcc5"></dl>

                        1. <output id="dgcc5"><font id="dgcc5"><thead id="dgcc5"></thead></font></output>
                          1. <dl id="dgcc5"><ins id="dgcc5"></ins></dl>
                            <output id="dgcc5"></output>

                            新闻?#34892;?/h2>

                            EEPW首页 > 嵌入式?#20302;?/a> > 设计应用 > 使用EYEQ特性实现高速串行IO的最佳相位接收判决

                            使用EYEQ特性实现高速串行IO的最佳相位接收判决

                            —— Using EYEQ Characteristics to Realing Best Phase Receiver Sentence of High-Speed Serial IO
                            作者:陆增援 蔡海宁 Altera Corporation时间:2011-02-18来源:电子产品世界收藏
                                    简介

                              现有的很多高速串口协议,都要求很低的误码率,比如CEI-6G-LR(6.375G, 40英寸走线)就要求1E-15的误码率。为满足此类低误码率要求,高端的FPGA STRATIX IV系列,提供了片上信号质量检测电路(),帮助客户在高速串行IO接收处?#19994;?#26368;优的采样位置。

                            本文引用地址:http://www.uavs.tw/article/116959.htm

                              通常眼图的张开度是用来衡量接收端信号的质量。片上信号质量检测电路()就是一个调试诊断工具来帮助分析接收的数据路径,包括接收端的增益,噪声水平。

                              原理

                              缺省情况下,CDR?#25351;?#26102;钟是在眼图的中间位置采数据,如图1的红色虚线位置,但是根据这个眼图的张开程度,最佳采样位置应该是在绿色虚线部分。只有在绿色虚线位置,眼高最大,这样采样到的数据才具有最低的误码率。

                              电路在一个完整的信号周期(UI)中,将采样时钟放到32个相位上,用户可以根据每个不同相位时的误码率,?#39029;?#26368;佳采样相位。如图2所示。


                            上一页 1 2 下一页

                            关键词: Altera EYEQ ALTERA

                            评论


                            相关推荐

                            技术专区

                            关闭
                            青海11选5开奖结果 世界杯混合过关 26选5最新开奖结果 五子棋套装便携 红球首尾差什么意思 辽宁11选5技巧 彩票开奖浙江6十1 二分彩是啥 千禧p3试机号与金码 广东好彩1最快开奖结果 宁夏11选5走势图新浪爱彩 江苏11选5推荐号码 江苏11选5体彩时时彩 江苏快3彩票 爱彩通浙江11选5 贵州11选5前3直选遗漏统计