<listing id="dgcc5"></listing>
<address id="dgcc5"><progress id="dgcc5"><font id="dgcc5"></font></progress></address>
<video id="dgcc5"><big id="dgcc5"><nobr id="dgcc5"></nobr></big></video>
<address id="dgcc5"></address>
<th id="dgcc5"><big id="dgcc5"><listing id="dgcc5"></listing></big></th>
<thead id="dgcc5"><meter id="dgcc5"></meter></thead>

<th id="dgcc5"><address id="dgcc5"></address></th>

<track id="dgcc5"><progress id="dgcc5"><listing id="dgcc5"></listing></progress></track>

<nobr id="dgcc5"><menuitem id="dgcc5"><var id="dgcc5"></var></menuitem></nobr>
<address id="dgcc5"><progress id="dgcc5"></progress></address>
      
      

        <th id="dgcc5"><meter id="dgcc5"><dfn id="dgcc5"></dfn></meter></th>

        <thead id="dgcc5"></thead>

        <track id="dgcc5"><address id="dgcc5"></address></track><address id="dgcc5"><meter id="dgcc5"></meter></address>
        <address id="dgcc5"><progress id="dgcc5"></progress></address>

            <sub id="dgcc5"></sub>

            <th id="dgcc5"></th>

            <sub id="dgcc5"><meter id="dgcc5"><cite id="dgcc5"></cite></meter></sub>

                <address id="dgcc5"><progress id="dgcc5"></progress></address>

                  <sub id="dgcc5"><progress id="dgcc5"></progress></sub>

                    <th id="dgcc5"><progress id="dgcc5"><listing id="dgcc5"></listing></progress></th>
                      <th id="dgcc5"><address id="dgcc5"><dfn id="dgcc5"></dfn></address></th>

                        <output id="dgcc5"><ins id="dgcc5"></ins></output>
                        <dl id="dgcc5"></dl>

                        1. <output id="dgcc5"><font id="dgcc5"><thead id="dgcc5"></thead></font></output>
                          1. <dl id="dgcc5"><ins id="dgcc5"></ins></dl>
                            <output id="dgcc5"></output>

                            新闻中心

                            EEPW首页 > 嵌入?#36739;?#32479; > 设计应用 > CPLD芯片选型(一)

                            CPLD芯片选型(一)

                            作者:时间:2017-06-06来源?#21644;?#32476;收藏

                            经过几十年的发展,全球各大开发商和供货商都开发出了多种可编程逻辑器件 . 比较典型的就是 公司的 FPGA 器件和 公司的 器件系列,他们开发较早,占有大部分市场?在?#20998;?#29992; 的人多,而 公司占有日本和亚太地区的大部分市场,在美国则是平分秋色。以上两家公司占有了全球 60% 以上的市场份额,他们共同决定了 PLD 技术的发展?#36739;頡?Lattice 公司在 1999 年?#23637;?#20102; Vantis ,成为第三大 PLD 供应商。其它供货商还有 Actel , Quicklogic , Lucent 等等,下面作一简要介绍 :

                            本文引用地址:http://www.uavs.tw/article/201706/349534.htm


                            公司是 90 年代以后发展最快、最大的可编程逻辑器件供应商之一。主要产品有 :MAX3000/7000 , FLEX10K , APEX20K , ACEX1K , Stratix , Cyclone 等;开发软件为 MaxplusⅡ 和 QuartusⅡ 。其中 MaxplusⅡ 是公认的最成功的 PLD 开发平台之一,配合使用 Altera 公司提供的免费 OEM HDL 综合工具可?#28304;?#21040;最高的效率。公司提供免费试用版或演示版 ( ?#27604;?#21830;业版大都要收费的 ) ,可以免费从其公?#23601;?#31449;上下载 MaxplusⅡ(BASELINE 版或学生版 ) ,或向其代理商索取该软件,然后再从其专业网站上申请注册文件 license 进行注册以后便可使用。这套软件能够满足一般学习和简单开发的要求?


                            公司是 FPGA 的发明者,也是全球最大的可编程逻辑器件的供应商之一。产品种类较全,主要有 :XC9500/4000 , Coolrunner(XPLA3) , Spartan , Virtex 等;开发软件为 Foundation 和 ISE 。 ISE(Integrated System Configuration) 提供从设计输入、仿真、编译、布局布线和下载的全程功能,其最新版本为 6 .1 版,支持 Xilinx 公?#23601;?#20986;的所有最新的 FPGA 器件,如 Virtex-Ⅱ Pro , Virtex-Ⅱ , Spartan-Ⅱ E 和 coolrunner-Ⅱ 。该公?#23601;?#20986;免费软件 :WEB PACK 。同样也需要在其专业网站上申请授权文件进行注册才能使用。近年来, Xilinx 在其 FPGA 里固化了各种硬核,如存储器,时钟管理和算术功能,其最新的成果是在 FPGA 里集成了硬 CPU core 和高速串行 I/O core ,具?#22411;?#36807; Internet 重配置逻辑的功能。


                            Lattice 是 ISP 技术的发明者, ISP 技术极大的促进了 PLD 产品的发展。与上两家公司相比,其开发工具略逊一筹。中小规模的可编程逻辑器件较有特色。 1999 年推出可编程模拟器件,同年?#23637;?#20102; Vantis( 原 AMD 子公司 ) ,成为第三大可编程逻辑器件供应商。于 2001 ?#23637;?Agere 公司 ( 原 Lucent 微电子部 ) 的 FPGA 部门。主要产品有 ispLSI2000/5000/8000 , MACH4/5 , ispMACH4000 等。

                            Altera

                            Altera公司作为全球最大的可编程逻辑器件供应商之一,?#21830;?#20379;MAX7000S(E)、MAX7000A(AE)、MAX7000B、FLEX6000A、FLEX10KA、FLEX 10KE 等系列产品。这些产品可用于组合逻辑、时序、算法、双端口RAM、FIFO 的设计。在加ALTERA 公司的MAX+pulsII 9.62 开发软件集设计输入、处理、校验和器件编程于一体,集成度高,开发周期短。
                            EPM7000 系列 器件的性能特点
                            •以第二代多阵列矩阵(MAX)结构为基础,是一种高性能CMOS EEPROM 器件;
                            •通过JTAG 接口可实现在线编程(ISP);
                            •逻辑密度为600~5000 个可用编程门电路,128 个宏单元;
                            •引脚到引脚的逻辑延时为5.0ns,计数器工作频率可达到178MHz;
                            •有集电极开路选择,可编程宏单元触发器;
                            •具有专有的清除、时钟、输出使能控制;
                            •包括一个可编程的程序?#29992;?#20301;,全面保护专利设计。



                            评论


                            相关推荐

                            技术专区

                            关闭
                            青海11选5开奖结果